原文传递
基于FPGA的铁路异物侵限检测硬件平台设计
| 论文题名： | 基于FPGA的铁路异物侵限检测硬件平台设计 |
| 关键词： | 铁路异物侵限事故;硬件平台;程序设计;现场可编程门阵列 |
| 摘要： | 随着我国铁路建设的快速发展，列车运行速度不断提高，对列车运行安全提出了更高的要求。目前铁路异物侵限事故时有发生，对铁路运行造成巨大的人员伤亡和经济损失。现有铁路异物侵限检测方法存在实时性差等问题，虽然可以检测出异物，但是如果不能及时报警，就不能避免事故发生。为了提高铁路异物侵限检测的实时性，本文提出了一种基于FPGA(Field Programmable Gate Array)的铁路异物侵限检测硬件平台，利用FPGA技术和机器视觉进行图像的实时处理和分析，从而实现铁路沿线异物的实时检测。 论文首先介绍了铁路异物侵限检测硬件平台的总体方案设计，包括铁路异物侵限检测系统的总体网络结构、结构组成、各部分功能以及总体算法设计。重点研究了硬件平台图像采集、图像存储、图像处理和图像传输4部分的结构组成和器件选型问题。总体算法由FPGA和ARM两部分组成，FPGA完成异物特征参数提取和初步报警等图像预处理，ARM完成异物的识别分类、跟踪和报警等图像高级处理。 接着详细论述了铁路异物侵限检测硬件平台硬件电路的总体构成，给出了各组成单元的电路设计。在电路设计的基础上，实现了硬件平台的图像采集、图像存储、图像帧存控制、主从控制器间通信和PC端模拟服务器等基本功能。 为了提高异物侵限检测的处理速度，利用Verilog硬件描述语言移植铁路异物侵限检测算法到FPGA硬件处理器上，实现了背景差分、背景更新、单次扫描连通域标记、异物特征提取等图像处理算法。针对异物识别、分类和跟踪的设计要求，本文提出了单次扫描连通域标记算法，可以在单次扫描期间完成异物多个特征参数（面积、质心、灰度值和外接矩形）的存储，扫描结束后提取参数给ARM。 最后，为了验证硬件平台检测异物的效果，在实验室室外进行了异物检测的初步验证实验，在北京北站铁路沿线进行了现场实验。实验结果表明，参数提取正确，处理一帧图像的时间比软件减少50％，速度满足实时检测的要求。由硬件平台系统验证结果可知，系统平均检测频率达到13帧/秒，该处理频率符合实时检测的要求。对于侵限异物、高危侵限趋势异物、列车以及其他噪声具有较好的判别效果，异物侵限检测报警率达到88.57％。 |
| 作者： | 王中卫 |
| 专业： | 检测技术与自动化装置 |
| 导师： | 余祖俊 |
| 授予学位： | 硕士 |
| 授予学位单位： | 北京交通大学 |
| 学位年度： | 2015 |
| 正文语种： | 中文 |
检索历史
应用推荐
