原文传递
高速列车噪声测试系统及数据处理设计
| 论文题名： | 高速列车噪声测试系统及数据处理设计 |
| 关键词： | 高速列车;FPGA;AD转换器;A计权;1/3倍频程 |
| 摘要： | 近年来,随着我国经济和社会的快速发展,我国的高速铁路得到了飞快的发展,大规模建设高速铁路基础设施成为解决民生问题的重要举措之一。高速铁路运量大、效能高,缓解了既有线运能紧张的局面,又推动了沿线中小城市的高速发展和功能升级,促进新兴城镇发展,加快了我国城市化得整体进程,最终满足全面小康社会的需要。高速铁路带带来的经济效益、社会效益的同时,其运行产生的噪声污染也给我们带来了相应的环境问题。为解决高速铁路列车运行噪声带来的环境问题,要对高速列车噪声进行测试。 本文主要内容有两部分,一部分是噪声采集系统的设计；一部分是对采集到信号的数据处理。 噪声采集系统设计是以FPGA为主控制器的噪声采集系统,包括从传声器接收到信号,传输给信号调理器,经调理器调理放大,滤波之后传输给AD转换器转换成数字信号之后,送给FPGA主控制器处理,将数据存储在NANDFLASH中,然后把数据送给上位机处理。 噪声的数据处理主要是通过编程计算出噪声的A计权和1／3倍频程,A计权和1／3倍频程是噪声处理中最重要的两个指标,A计权是人耳听觉最近似一致的,通过分析对比A计权和1／3倍频程,来得出高速列车噪声分布规律的特点,为高速列车降噪改型提出数据依据。 |
| 作者： | 佟海彬 |
| 专业： | 测试计量技术及仪器 |
| 导师： | 陈春俊 |
| 授予学位： | 硕士 |
| 授予学位单位： | 西南交通大学 |
| 学位年度： | 2011 |
| 正文语种： | 中文 |
检索历史
应用推荐
