原文传递
5.8G ETC全集成系统芯片射频接收机的研究
| 论文题名： | 5.8G ETC全集成系统芯片射频接收机的研究 |
| 关键词： | 智能电子收费系统;全集成系统芯片;射频接收机;低噪声放大器;双平衡混频器 |
| 摘要： | 智能电子收费系统（ETC）作为车联网系统的一个重要代表。它包括了模拟、数字、射频混合信号，其设计方法对数字、模拟、射频混合信号的设计有重要的学术和商业价值。本文结合射频集成电路设计、测试等相关的理论，对基于5.8GETC全集成系统芯片射频前端接收机的关键模块进行了深入的研究，探索了相关的电路设计原理、通过对电路的仿真和测试的对相关性能进行了验证和总结。 本论文通过对智能电子收费系统的发展历程以及国内外发展状况调研的基础之上，并根据通信协议标准的要求，采用自上而下的层级设计方法，从系统级对5.8GETC全集成系统芯片的射频接收机系统的各个单元模块电路进行了总体的规划。在整个芯片的设计过程中，采用SMIC0.13μm EEPROM CMOS工艺来完成设计工作。 在电路级本论文主要研究了接收机前端的低噪声放大器和混频器的设计，对于低噪声放大器，首先从整体设计考虑因素出发，分析研究了低噪声放大器设计所需的相关因素，各种拓扑结构，并根据系统的技术指标要求，设计了一款其结构在源极简并的基础上采用单端输入双端输出，并且利用数字逻辑电路可以实现电路的增益可控的低噪声放大器。对其不同增益和在不同增益下的噪声系数，三阶交调点、稳定性等进行了仿真。在电路级还从混频器的原理、分类、设计指标入手进行了初步的研究，选用了双平衡混频器结构，以吉尔伯特单元为核心，应用电阻型负载结构，共源共栅输入级结构来设计了一款数字增益可控的混频器。对其不同的增益和在不同增益下的噪声系数、三阶交调失真分别进行了仿真。 本文还从射频集成电路的版图的相关因素进行了分析和研究，射频集成电路的测试也是射频集成电路的一个重要环节，本文通过对射频集成电路相关的性能测试原理的分析，对5.8G ETC系统芯片的流片结果进行了相关性能的测试，主要通过以下几个方面进行了测试。分别为各个模块直流电流的测试；接收机各模块的增益以及总链路的总增益；在满足一定误码率情况下的接收灵敏度；输入信号端口的匹配；从中频输出端测试电路的三阶交调；噪声系数；芯片在睡眠模式下电流的测试；接收的信号强度指示的测试；中频信号与输入信号变化关系及其温度的测试；以及发射机相关性能的测试。 本文论述了实现5.8G ETC全集成系统芯片射频接收机从系统级到电路级、版图、测试等一整套完整的设计仿真原理、方法和测试原理、方法的流程，最终测试结果表明相关的性能指标基本符合5.8G智能电子收费系统的要求。 |
| 作者： | 曹玲玲 |
| 专业： | 电子科学与技术 |
| 导师： | 王文申 |
| 授予学位： | 硕士 |
| 授予学位单位： | 天津理工大学 |
| 学位年度： | 2017 |
| 正文语种： | 中文 |
检索历史
应用推荐
