详情

原文传递一种列控中心主处理设备

专利名称：	一种列控中心主处理设备
摘要：	本实用新型公开了一种列控中心主处理设备，包括：至少两个中心处理器CPU子系统及一个外部同步时钟，各CPU子系统具有各自的CPU及工业标准体系结构ISA总线，各CPU之间具有双口随机存取存储器RAM；其中，所述中心处理器CPU，用于通过ISA总线从外部板卡接收数据，并通过处理器间的双口RAM交叉比较数据，比较一致后，各CPU分别对接收到的数据进行逻辑运算，对逻辑运算结果进行交叉比较，如果一致，将各自的逻辑运算结果分别送到相应的ISA总线上输出，并输出安全状态信号；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。通过本实用新型，能够提高列控中心主处理设备的安全性和可靠性。
专利类型：	实用新型专利
申请人：	北京全路通信信号研究设计院;北京新松佳和电子系统股份有限公司
发明人：	徐松;叶峰;何刚;漆联邦;杨光伦;谭晓光;孙可;孙永来;余学虎;王一民;侯石岩
专利状态：	有效
申请日期：	2009-11-02T00:00:00+0800
发布日期：	2019-01-01T00:00:00+0800
申请号：	CN201020208387.7
公开号：	CN201665226U
分类号：	B61L27/04(2006.01)I
申请人地址：	100073 北京市丰台区华源一里18号楼
主权项：	一种列控中心主处理设备，其特征在于，包括：至少两个中心处理器CPU子系统及一个外部同步时钟，各CPU子系统具有各自的CPU及工业标准体系结构ISA总线，各CPU之间具有双口随机存取存储器RAM；其中，所述中心处理器CPU，用于通过ISA总线从外部板卡接收数据，并对交叉比较一致的数据进行逻辑运算；所述双口RAM，用于对各CPU接收到的数据以及各CPU的逻辑运算结果进行交叉比较；所述ISA总线，用于交叉比较一致的各CPU的逻辑运算结果输出，并输出安全状态信号；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。
所属类别：	实用新型