原文传递
轨道电路读取器测试序列生成方法的研究
| 论文题名： | 轨道电路读取器测试序列生成方法的研究 |
| 关键词： | 轨道电路读取器;时间自动机理论;UPPAAL模型;测试序列 |
| 摘要： | 轨道电路读取器(TCR)是专门设计用于350km/h高速客运专线动车组的信号子系统。它利用了JT1-CZ2000的成熟技术，是根据既有的JT1-CZ2000机车信号车载系统设备改进而来的。针对机车信号或轨道电路读取器的测试系统的研究在铁路安全生产中起着非常重要的作用。测试是一项非常耗时的工程，好的测试方法可以极大的提高测试效率。本课题主要是对TCR系统测试序列生成方法进行研究。 论文的主要工作如下：1)根据机车信号及TCR相关标准提取测试平台可测的功能及性能指标；2)根据实验室仿真环境将测试系统分为上位机、测试工装、待测TCR三个模块，阐述三个模块的功能及接口；3)根据提取的测试指标，将测试系统分为五个流程：设备上电通信接口测试流程、载频自动切换流程、应变时间测试流程、制式/绝缘节应变时间测试流程、灵敏度测试流程，并分析各流程的测试步骤以及各个设备的状态转换；4)提出一种基于时间自动机理论的建模方法，运用uPPAAL建模工具对各个流程进行建模，并验证模型是否可以测出待测项；5)最后对各流程进行仿真，设计并生成最终的测试序列，以XML格式进行存储，便于将来使用。 通过基于时间自动机理论的模型验证和仿真，结果表明，本文所设计的测试模型以及测试序列能够满足所提取的测试指标，为实现TCR的自动测试奠定了基础。 |
| 作者： | 孙伟亮 |
| 专业： | 交通信息工程及控制 |
| 导师： | 刘中田 |
| 授予学位： | 硕士 |
| 授予学位单位： | 北京交通大学 |
| 学位年度： | 2011 |
| 正文语种： | 中文 |
检索历史
应用推荐
