原文传递
基于FPGA列车通信网络设备的研究
| 论文题名： | 基于FPGA列车通信网络设备的研究 |
| 关键词： | 列车通信网络;位同步;曼彻斯特解码;跨时钟域设计;现场可编程门阵列;示波器 |
| 摘要： | 本文采用基于现场可编程门阵列(FPGA)设计多功能车辆总线(MVB)控制器芯片。跨时钟域传输信号的处理、MVB通信中的同步处理和曼彻斯特解码是设计控制器的关键和难点。 本文首先分析了基于FPGA跨时钟域设计的亚稳态现象。根据同步设计思想，对跨时钟域传输的信号进行同步处理，减少了亚稳态现象的出现。分析MVB通信中的帧同步和位同步。根据列车通信网络标准规定，设计了具有误差信号识别能力的帧同步模块；在研究锁相环技术及开环的位同步信号提取技术的基础上，设计了具有抗信号抖动的快速位同步模块。分析MVB通信中数据译码的问题。通过解码算法的分析，并根据MVB帧数据编码的特点，提出了以有效跳变沿为采样基准的多点采样算法，实现了帧数据的准确译码。 上述各模块的设计采用自顶向下的模块化设计方法，采用Verilog硬件描述语言设计完成，并通过QuartusⅡ集成工具和ModelSim仿真工具进行了综合和仿真测试。最终在Altera公司的EP1C3T100系列芯片中，进行了板级调试，在示波器中观察到从输入的MVB帧中得到的时钟信号和解码信号。 |
| 作者： | 栾帅 |
| 专业： | 安全技术及工程 |
| 导师： | 谭南林 |
| 授予学位： | 硕士 |
| 授予学位单位： | 北京交通大学 |
| 学位年度： | 2011 |
| 正文语种： | 中文 |
检索历史
应用推荐
