原文传递
高速试验列车车厢总线网卡的研究与开发
| 论文题名： | 高速试验列车车厢总线网卡的研究与开发 |
| 关键词： | 高速列车;检测、控制系统;诊断系统;列车通信网络;车厢总线网卡 |
| 摘要： | 该文主要研究车厢设备与车厢总线的网络接口--车厢总线网卡,分析了车厢总线的物理层和数据链路层规范,提出了一套基于STD总线的网卡制作方案.在该方案中,网卡主要由CPU、双口RAM、总线中断控制器、编码/解码电路和收发器等部分组成.网卡以CPU为核心,它发起和控制整个网络的通信;双口RAM是CPU与车厢设备进行信息交换的缓冲区;编码/解码电路完成Manchester码的转换过程;总线中断控制器解决了STD总线上的多个中断源的中断优先权问题.另外,为了简化电路设计,CPU的外围接口电路采用了PSD4××大规模可编程逻辑器件.这些部分的实际在文章中都有详细的叙述. |
| 作者： | 陈荣武 |
| 专业： | 计算机应用 |
| 导师： | 诸昌钤 |
| 授予学位： | 硕士 |
| 授予学位单位： | 西南交通大学 |
| 学位年度： | 1998 |
| 正文语种： | 中文 |
检索历史
应用推荐
