详情

原文传递一种基于二乘二取二架构的站台门控制装置

专利名称：	一种基于二乘二取二架构的站台门控制装置
摘要：	本发明涉及一种基于二乘二取二架构的站台门控制装置，包括安全通信及逻辑处理模块、驱动采集模块和维护模块，所述的安全通信及逻辑处理模块分别与驱动采集模块和维护模块连接，所述的安全通信及逻辑处理模块和驱动采集模块均为采用了二乘二取二架构的设备。与现有技术相比，本发明有效提高信号系统与站台门系统的联动效率等优点。
专利类型：	发明专利
国家地区组织代码：	上海;31
申请人：	卡斯柯信号有限公司
发明人：	叶瑞源;唐小霖;陈亮;季志均;刘畅;杨春;刘晓男;许婧
专利状态：	有效
申请日期：	2018-12-27T00:00:00+0800
发布日期：	2019-04-26T00:00:00+0800
申请号：	CN201811614542.2
公开号：	CN109677421A
代理机构：	上海科盛知识产权代理有限公司
代理人：	应小波
分类号：	B61B1/02(2006.01);B;B61;B61B;B61B1
申请人地址：	200070 上海市静安区天目中路428号凯旋门大厦27层C/D室
主权项：	1.一种基于二乘二取二架构的站台门控制装置，其特征在于，包括安全通信及逻辑处理模块、驱动采集模块和维护模块，所述的安全通信及逻辑处理模块分别与驱动采集模块和维护模块连接，所述的安全通信及逻辑处理模块和驱动采集模块均为采用了二乘二取二架构的设备。 2.根据权利要求1所述的一种基于二乘二取二架构的站台门控制装置，其特征在于，所述的安全通信及逻辑处理模块设有红蓝网冗余网络，通过红蓝网冗余网络直接与连锁系统和车载系统进行通信连接。 3.根据权利要求1所述的一种基于二乘二取二架构的站台门控制装置，其特征在于，所述的安全通信及逻辑处理模块包括第一CPU、第二CPU、第一FPGA和第二FPGA，所述的第一CPU与第一FPGA连接，所述的第二CPU与第二FPGA连接，所述的第一CPU和第二CPU连接，构成二乘二取二架构；所述的安全通信及逻辑处理模块进行安全逻辑运算，有效管理车载命令、综合后背控制盘、就地控制盘之间的逻辑关系。 4.根据权利要求1所述的一种基于二乘二取二架构的站台门控制装置，其特征在于，所述的驱动采集模块与门控单元直接连接，向门控单元发送开关门命令，并能够采集站台门状态。 5.根据权利要求1所述的一种基于二乘二取二架构的站台门控制装置，其特征在于，所述的驱动采集模块包括二乘二取二处理器模块、CAN通信模块、采集模块、驱动模块、隔离模块和熔丝模块，所述的二乘二取二处理器模块分别与CAN通信模块、采集模块、驱动模块、隔离模块和熔丝模块连接，所述的隔离模块分别与驱动模块和熔丝模块连接。 6.根据权利要求5所述的一种基于二乘二取二架构的站台门控制装置，其特征在于，所述的二乘二取二处理器模块包括第三CPU、第四CPU、第三FPGA、第四FPGA，所述的第三CPU与第三FPGA连接，所述的第四CPU和第四FPGA连接，所述的第三CPU和第四CPU连接，构成二乘二取二架构。 7.根据权利要求5所述的一种基于二乘二取二架构的站台门控制装置，其特征在于，所述的驱动采集模块分别与综合后背控制盘和就地控制盘连接，能够直接采集到综合后背控制盘和就地控制盘发出的控制命令。 8.根据权利要求5所述的一种基于二乘二取二架构的站台门控制装置，其特征在于，当所述的驱动模块发生故障时，所述的隔离模块断开驱动模块供电，当所述的隔离模块故障时，所述的熔丝模块会烧断熔丝，导向安全状态。 9.根据权利要求1所述的一种基于二乘二取二架构的站台门控制装置，其特征在于，所述的安全通信及逻辑处理模块和驱动采集模块均采用了BIT技术，能够对对自身模块上的安全器件进行周期性检测的自检模块。
所属类别：	发明专利