原文传递
一种背栅调制全耗尽MOS器件及其制备方法
| 专利名称： | 一种背栅调制全耗尽MOS器件及其制备方法 |
| 摘要： | 本发明提出一种背栅调制全耗尽MOS器件及其制备方法，通过重掺杂区形成的背栅电极，在对阈值电压进行动态调制的同时，还使得MOS器件具有更宽范围的性能，并且利用高介电常数的超薄型的绝缘层进一步提高背栅阈值电压，从而避免因掺杂而引起的迁移率退化，减小漏电流，增强抗辐射性能，且其优良的热导率则能降低了器件的自加热效应。 |
| 专利类型： | 发明专利 |
| 申请人： | 上海新储集成电路有限公司 |
| 发明人： | 陈邦明;常永伟;王曦 |
| 专利状态： | 有效 |
| 申请日期： | 2014-03-21T00:00:00+0800 |
| 发布日期： | 2019-01-01T00:00:00+0800 |
| 申请号： | CN201410109947.6 |
| 公开号： | CN103928520A |
| 代理机构： | 上海申新律师事务所 31272 |
| 代理人： | 吴俊 |
| 分类号： | H01L29/78(2006.01)I |
| 申请人地址： | 201506 上海市金山区亭卫公路6505号 |
| 主权项： | 一种背栅调制全耗尽MOS器件，该MOS器件包括一设置有背栅区域和栅极区域的衬底，且位于所述栅极区域的衬底上设置有栅极结构，位于所述背栅区域的衬底上设置有背栅电极，一嵌入设置在所述衬底中的浅沟槽隔离结构隔离所述栅极区域和所述背栅区域，其特征在于，所述MOS器件还包括：一绝缘层和一外延层；所述绝缘层覆盖所述栅极区域的衬底的上表面，所述外延层覆盖所述绝缘层的上表面，所述栅极结构位于所述外延层的上表面，且位于所述栅极结构下方的外延层形成MOS器件的沟道，于剩余的外延层中形成MOS器件的有源区；其中，位于所述背栅电极下方的衬底上还设置有重掺杂区。 |
| 所属类别： | 发明专利 |
检索历史
应用推荐
