详情

原文传递车载自组织网时间同步硬件实现

论文题名：	车载自组织网时间同步硬件实现
关键词：	车载自组织网;时间序列;同步捕获算法;硬件设计
摘要：	车载自组织网（VANET）是一种特殊的自组织(Ad hoc)网络，是智能交通系统(ITS)的重要组成部分，主要应用于车辆之间或车辆与固定设施之间的通信。车载自组织网的主要目的是减少交通事故，提高交通效率。车载自组织网中节点通过单跳或者多跳的方式进行数据传输，其网络具有拓扑结构变化快、无线信道不稳定、网络容量有限等特点。因此，快速、稳定的同步捕获算法是保障车载自组织网中通信的关键。论文主要工作是设计车载自组织网的发射机基带硬件平台和基于硬件平台的同步捕获算法。　　首先，根据车载自组织网的特点，提出了基于自适应门限和双门限检测的同步捕获算法，并对自适应门限和双门限检测的性能进行了理论分析。论文还介绍了FPGA逻辑设计中一种重要的思想—有限状态机。　　其次，给出了车载自组织网收发机的基带硬件平台的总体设计方案，详细探讨了各个模块的实现可行性。接着描述了发射机的基带硬件设计和实现，主要包括FPGA、DDR2 SDRAM、高速数模转换DAC等关键模块。　　再次，进一步阐述了同步捕获算法的硬件设计与实现。首先根据接收机基带的结构特点和FPGA内部资源分布，将同步捕获算法细分为多个模块，即升余弦滤波器、自适应门限、双门限检测模块等。接着对各个模块的实现做了详细的介绍。同时对定点数运算和系统时序设计做了简要说明。　　最后，对发射机基带板卡进行了测试，同时对同步捕获算法进行了实时的在线仿真，并对测试结果进行了分析。
作者：	王琦钧
专业：	信息与通信工程
导师：	王炎
授予学位：	硕士
授予学位单位：	东南大学
学位年度：	2015
正文语种：	中文