原文传递
适用于车载系统的持续感知节点处理器设计与实现
| 论文题名： | 适用于车载系统的持续感知节点处理器设计与实现 |
| 关键词： | 车载系统;持续感知节点处理器;电路设计;总线编解码结构 |
| 摘要： | 近年来，感知系统广泛运用于安防、雷达定位、计算机通信等各个领域。作为感知信息处理的核心单元，感知节点处理器的重要性不言而喻。随着车载物联网（IoT）的兴起与人工智能技术的高速融合发展，车载感知系统的感知环境变得更为复杂、感知信息来源更丰富、对感知数据的实时处理需求更强。传统的感知系统节点处理器不具备数据处理能力，采用“存-算”与“感知”分离的架构，存在资源需求高、实时性低的缺点；且常开型的工作范式造成了极大功耗浪费，降低了节点处理器的感知时长与使用寿命。因此需要设计一种兼具持续感知、及时存算的高能效节点处理器，从而实现车载物联网信息的实时感知、高效处理以及持久续航。 本文首先立足于车载物联网中感知系统精度小、能效低、数据量大等问题，设计并实现了一种适用于车载感知系统的“感知-存储-运算”共融架构节点处理器，有效保证车载感知信号从传感、采集到程序处理的实时性；其次，为适应车载感知系统中持续感知的工程应用需求，本文分析了传统节点处理器的工作模式以及持续感知性能，提出了多节点驱动的多层次持续感知方案，在感知信息处理层和感知信息交互层分别提出了DEEP_SLEEP、ADC-IDLE等适应于不同感知信息处理的新工作模式，并针对工作模式的切换过程设计了专用的驱动节点检测电路；最后，为了提高感知信息传输层的能量效率，本文研究开发了一种低能耗的总线编解码结构，进一步解决了感知系统低能效的问题，设计实现了一种持续感知的节点处理器。 本文首先基于Top-down的设计理念，采用Verilog HDL完成了持续感知节点处理器的设计，然后基于Vivado2019.1编译仿真环境完成了节点处理器持续感知与及时存算的功能仿真；在功能验证阶段，本文基于Xilinx Artix-7FPGA硬件开发平台完成了对持续感知节点处理器的原型验证，同时搭建了事务级验证与功耗分析的UVM平台；最后运用SMIC0.18μm CMOS工艺，完成了本持续感知节点处理器从DC综合到ICC版图设计的ASIC具体电路实现。验证与实现结果表明，在同样的约束条件与工艺库配置下，与传统常开型节点处理器相比，本文节点处理器在时序性能没有降低的前提下，ASIC面积开销仅增加了7.23%，总线翻转率降低54.7%的同时使动态功耗降低了61.18%，证明了本文设计中的持续感知节点处理器能实现超低功耗，从而满足车载感知系统中持续感知以及高效存算的需求。 |
| 作者： | 周津可 |
| 专业： | 软件工程 |
| 导师： | 雷鑑铭 |
| 授予学位： | 硕士 |
| 授予学位单位： | 华中科技大学 |
| 学位年度： | 2022 |
检索历史
应用推荐
