详情

原文传递基于双CPU安全架构的LKJ逻辑处理单元

专利名称：	基于双CPU安全架构的LKJ逻辑处理单元
摘要：	本发明的LKJ逻辑处理单元，剥离了安全功能和非安全功能，逻辑处理单元集中实现核心的监控处理功能，逻辑处理单元采用双CPU的安全架构设计，实现二取二的安全处理设计，每一个CPU支持多核处理器运行，每个核处理器又支持协处理器运行，对于其中任一个CPU来说，一个核心处理器负责安全处理功能和系统框架功能，即负责数据输入输出的二取二安全处理以及与硬件之间的驱动和系统框架功能；另一个核心处理器负责LKJ的业务功能，即LKJ列车速度控制过程中的数据分析和逻辑判断等功能；两个核心处理器同时运行工作。本发明的技术优势：剥离了非安全的数据记录等功能，双CPU双核的安全架构设计。
专利类型：	发明专利
国家地区组织代码：	北京;11
申请人：	北京交大思诺科技股份有限公司
发明人：	栾健;乔明;潘阅
专利状态：	有效
申请日期：	2019-08-15T00:00:00+0800
发布日期：	2019-11-19T00:00:00+0800
申请号：	CN201910755933.4
公开号：	CN110466564A
分类号：	B61L23/14(2006.01);B;B61;B61L;B61L23
申请人地址：	100081 北京市海淀区大柳树富海中心2号楼1303室
主权项：	1.一种基于双CPU安全架构的LKJ逻辑处理单元，所述逻辑处理单元，剥离了安全功能和非安全功能，非安全的数据记录功能由另外的记录单元来实现，而逻辑处理单元集中实现核心的监控处理功能，所述逻辑处理单元采用双CPU的安全架构设计，实现二取二的安全处理设计，每一个CPU支持多核处理器运行，每个核处理器又支持协处理器运行，优选地，采用双核处理器运行，用于实现不同的功能；对于其中任一个CPU来说，一个核心处理器负责安全处理功能和系统框架功能，即负责数据输入输出的二取二安全处理以及与硬件之间的驱动和系统框架功能；另一个核心处理器负责LKJ的业务功能，即LKJ列车速度控制过程中的数据分析和逻辑判断等功能；两个核心处理器同时运行工作。 2.根据权利要求1所述的LKJ逻辑处理单元，其特征在于，所述LKJ逻辑处理单元的待输出数据，需要先将该数据在双CPU之间进行交互，并且各自比较，比较一致后进行安全输出；LKJ逻辑处理单元的输入数据，也需要先在双CPU之间进行交互，并且各自比较，比较一致后才可以处理使用；如果比较不一致，则执行导向安全的处理。 3.根据权利要求2所述的LKJ逻辑处理单元，其特征在于，LKJ逻辑处理单元通过外部接口接收到信号数据，再经过硬件接口将该信号数据分别输入至CPU1和CPU2的核心1处理器，各核心1处理器通过硬件驱动和系统框架采集到该信号数据。 4.根据权利要求3所述的LKJ逻辑处理单元，其特征在于，两个CPU的核心1处理器分别将自己收到的该信号数据发送给对方CPU的核心1处理器，进行一致性比较，比较一致则判断该数据可用，并通过双核通信通道，传递至各核心2处理器。 5.根据权利要求4所述的LKJ逻辑处理单元，其特征在于，各核心2处理器对该数据信息进行业务解析，识别信息及对应判断，经过逻辑判断后，确定是否输出制动信号；由于两个CPU的处理逻辑一致，因此每个CPU的核心2处理器将待输出的制动信息传递给各自的核心1处理器。 6.根据权利要求5所述的LKJ逻辑处理单元，其特征在于，两个CPU的核心1处理器分别将自身判断得到的制动信息发送给对方CPU的核心1处理器，进行一致性比较，比较一致后，其中一核心1处理器对该制动信息计算CRC，并发送给另一核心1处理器，该另一核心1处理器将接收到的CRC与自身的制动信息组帧后，通过系统框架及硬件驱动对外输出制动信息。 7.根据权利要求1所述的LKJ逻辑处理单元，其特征在于，CPU支持的多核处理器可结合协处理器运行，即可采用协处理器运行用于实现特殊功能，提高核心处理器的处理能力。 8.根据权利要求7所述的LKJ逻辑处理单元，其特征在于，支持业务功能与安全处理功能和系统框架分开独立运行；优选地，采用的双CPU具备双核处理器、双协处理器、高系统时钟。 9.根据权利要求8所述的LKJ逻辑处理单元，其特征在于，每个核心处理器有一个同样系统时钟的协处理器，增加了软件的扩展性。
所属类别：	发明专利