原文传递
电子电路基板的关于电源噪声抑制的设计妥当性验证方法
| 专利名称： | 电子电路基板的关于电源噪声抑制的设计妥当性验证方法 |
| 摘要： | 提供一种电子电路基板的关于电源噪声抑制的设计妥当性验证方法。 关于印刷布线基板上的第i个(i＝1～n)LSI，将输入阻抗特性表示为 Zlsi[i]，将从印刷布线基板整体中除去了所述第i个LSI后的特性、并且是 从所述第i个LSI的安装位置观察时的反射阻抗特性表示为Z11[i]，则从 印刷布线基板向所述LSI输入的输入电压Vin[i]由Vin[i]＝VDD-Zlsi[i]× VDD/(Zlsi[i]+Z11[i])给出，判定反射电压Vr[i]＝Vin[i]×(Zlsi[i]+ Z11[i])/(Zlsi[i]-Z11[i])是否满足|Vr[i]|≤ΔV(电源变动允许范围) 来验证设计妥当性。 |
| 专利类型： | 发明专利 |
| 申请人： | 日本电气株式会社 |
| 发明人： | 柏仓和弘 |
| 专利状态： | 有效 |
| 申请日期： | 2009-03-25T00:00:00+0800 |
| 发布日期： | 2019-01-01T00:00:00+0800 |
| 申请号： | CN200910129111.1 |
| 公开号： | CN101546353 |
| 代理机构： | 北京东方亿思知识产权代理有限责任公司 |
| 代理人： | 李晓冬;南 霆 |
| 分类号： | G06F17/50(2006.01)I |
| 申请人地址： | 日本东京都 |
| 主权项： | 1. 一种电子电路基板的设计妥当性验证方法，在所述电子电路基板上 安装半导体器件，所述验证方法的特征在于， 求出对从所述电子电路基板侧向所述半导体器件输入的电压的所述半 导体器件中的反射电压， 判定所述反射电压是否处于能够保证所述半导体器件的工作的电源变 动允许的范围内来验证设计妥当性。 |
| 所属类别： | 发明专利 |
检索历史
应用推荐
