原文传递
半导体晶片收纳容器的打包用缓冲体
| 专利名称： | 半导体晶片收纳容器的打包用缓冲体 |
| 摘要： | 本实用新型提供能够防止将半导体晶片的收纳容器包装的袋破损的打包用缓冲体。一种当将用有柔性的袋（4）包装的收纳半导体晶片（W）的箱形的收纳容器（3）打包在打包箱（5）中时、与由袋包装的状态的收纳容器的上表面、打包箱的上板（51）的内表面和打包箱的侧板（52）的内表面分别接触并被夹装到其之间的第1缓冲体（1），具有与打包箱的上板的内表面接触的第1面（11）、作为第1面的背侧且与由袋包装的状态的收纳容器的上表面接触的第2面（12）和与打包箱的侧板的内表面接触的第3面（13）；在第2面上形成在包括袋的状态下嵌合于收纳容器的矩形状的上表面部的第1凹部（121），在第1凹部的四角的每一个上形成朝向外侧的凹陷部（122）。 |
| 专利类型： | 实用新型 |
| 国家地区组织代码： | 日本;JP |
| 申请人： | 胜高股份有限公司 |
| 发明人： | 堀尾朋广 |
| 专利状态： | 有效 |
| 发布日期： | 2019-01-01T00:00:00+0800 |
| 申请号： | CN201820317693.0 |
| 公开号： | CN207985701U |
| 代理机构： | 中国专利代理(香港)有限公司 72001 |
| 代理人： | 李婷;刘林华 |
| 分类号： | B65D81/05(2006.01)I;B;B65;B65D;B65D81;B65D81/05 |
| 申请人地址： | 日本东京都 |
| 主权项： | 1.一种半导体晶片收纳容器的打包用缓冲体，是当将用有柔性的袋包装的收纳半导体晶片的箱形的收纳容器打包在打包箱中时、被配置到由前述袋包装的状态的收纳容器与前述打包箱之间的缓冲体，所述半导体晶片收纳容器的打包用缓冲体的特征在于，具备第1缓冲体，所述第1缓冲体与由前述袋包装的状态的收纳容器的上表面、前述打包箱的上板的内表面和前述打包箱的侧板的内表面分别接触，被夹装在由前述袋包装的状态的收纳容器的上表面、前述打包箱的上板的内表面和前述打包箱的侧板的内表面之间；前述第1缓冲体具有与前述打包箱的上板的内表面接触的第1面、作为前述第1面的背侧且与由前述袋包装的状态的收纳容器的上表面接触的第2面和与前述打包箱的侧板的内表面接触的第3面；在前述第2面上，形成有在包括前述袋的状态下嵌合于前述收纳容器的矩形状的上表面部的第1凹部；在前述第1凹部的四角的每一个上，形成有朝向外侧的凹陷部。 |
| 所属类别： | 实用新型 |
检索历史
应用推荐
