详情

原文传递半导体集成电路零部件用托盘及其制造方法

专利名称：	半导体集成电路零部件用托盘及其制造方法
摘要：	本发明提供一种半导体集成电路零部件用托盘(1)，其具有用于收容半导体集成电路零部件的多个凹部(4)，其特征在于，在各凹部(4)内形成有1个或多个波浪形壁(7)，该1个或多个波浪形壁(7)的顶面位于成为支承面的位置，该支承面用于对应当被收容于多个凹部(4)中的各凹部的半导体集成电路零部件进行支承。据此，能够防止被收容于半导体集成电路零部件用托盘的半导体集成电路零部件由于静电等而贴附于该半导体集成电路零部件用托盘。
专利类型：	发明专利
国家地区组织代码：	日本;JP
申请人：	神农电气产业株式会社
发明人：	本堂成彬
专利状态：	有效
申请日期：	2018-04-26T00:00:00+0800
发布日期：	2019-11-05T00:00:00+0800
申请号：	CN201810385649.8
公开号：	CN110406773A
代理机构：	北京华夏正合知识产权代理事务所(普通合伙)
代理人：	韩登营;蒋国伟
分类号：	B65D19/38(2006.01);B;B65;B65D;B65D19
申请人地址：	日本东京都
主权项：	1.一种半导体集成电路零部件用托盘，其特征在于，在该半导体集成电路零部件用托盘的表面具有用于收容半导体集成电路零部件的多个凹部，在各凹部内形成有1个或多个波浪形壁，该1个或多个波浪形壁的顶面位于成为支承面的位置，该支承面用于对应当被收容于所述凹部内的半导体集成电路零部件进行支承。 2.一种半导体集成电路零部件用托盘，其特征在于，在该半导体集成电路零部件用托盘的表面具有用于收容半导体集成电路零部件的多个凹部，在各凹部内形成有彼此分离的多个壁，该彼此分离的多个壁的顶面位于成为支承面的位置，该支承面用于对应当被收容于所述凹部内的半导体集成电路零部件进行支承。 3.根据权利要求1或2所述的半导体集成电路零部件用托盘，其特征在于，在该半导体集成电路零部件用托盘的背面形成有1个或多个壁，在该半导体集成电路零部件用托盘被堆叠在收容有半导体集成电路零部件的其他半导体集成电路零部件用托盘的上层的情况下，所述背面的1个或多个壁的顶面位于能与被收容于下层的所述其他半导体集成电路零部件用托盘的半导体集成电路零部件接触的位置。 4.一种制造半导体集成电路零部件用托盘的方法，在该半导体集成电路零部件用托盘的表面具有用于收容半导体集成电路零部件的多个凹部，其特征在于，包括在各凹部内形成1个或多个波浪形壁的步骤，在该步骤中，以该1个或多个波浪形壁的顶面成为支承面的方式在各凹部内形成1个或多个波浪形壁，其中所述支承面用于对应当被收容于所述凹部内的半导体集成电路零部件进行支承。 5.根据权利要求4所述的制造半导体集成电路零部件用托盘的方法，其特征在于，还包括在该半导体集成电路零部件用托盘的背面形成1个或多个波浪形壁的步骤，在该步骤中，以如下方式在该半导体集成电路零部件用托盘的背面形成1个或多个波浪形壁：在该半导体集成电路零部件用托盘被堆叠在收容有半导体集成电路零部件的其他半导体集成电路零部件用托盘的上层的情况下，所述背面的1个或多个波浪形壁的顶面位于能与被收容于下层的所述其他半导体集成电路零部件用托盘的半导体集成电路零部件接触的位置。 6.根据权利要求4或5所述的制造半导体集成电路零部件用托盘的方法，其特征在于, 形成所述1个或多个波浪形壁的步骤还包括：使用立铣刀在模具上切削加工一定深度的槽的步骤；使用切削加工而成的槽来对所述1个或多个波浪形壁进行模具成型的步骤。
所属类别：	发明专利